在模擬射頻集成電路（Analog RF IC）設(shè)計(jì)中，兩級(jí)運(yùn)算放大器（運(yùn)放）因其高增益、良好穩(wěn)定性及設(shè)計(jì)靈活性而被廣泛應(yīng)用，尤其是在需要驅(qū)動(dòng)較大負(fù)載或?qū)崿F(xiàn)特定頻率響應(yīng)的場景中。其中，中間級(jí)電路作為連接輸入級(jí)與輸出級(jí)的核心樞紐，其設(shè)計(jì)優(yōu)劣直接影響到整個(gè)運(yùn)放乃至整個(gè)系統(tǒng)的性能。本文將圍繞兩級(jí)運(yùn)放中間級(jí)電路的設(shè)計(jì)要點(diǎn)，結(jié)合EETOP（創(chuàng)芯網(wǎng)論壇，原名電子頂級(jí)開發(fā)網(wǎng)）等專業(yè)社區(qū)中常見的討論焦點(diǎn)，進(jìn)行深入探討。
一、 中間級(jí)電路的核心作用與設(shè)計(jì)要求
兩級(jí)運(yùn)放通常由輸入級(jí)（差分對）、中間增益級(jí)和輸出緩沖級(jí)構(gòu)成。中間級(jí)的主要任務(wù)是將輸入級(jí)產(chǎn)生的電壓信號(hào)進(jìn)行進(jìn)一步放大，并提供足夠大的擺幅以驅(qū)動(dòng)輸出級(jí)。在RF應(yīng)用中，除了傳統(tǒng)直流增益、帶寬、功耗等指標(biāo)，中間級(jí)還需特別關(guān)注：
- 頻率響應(yīng)與相位裕度：中間級(jí)常常引入一個(gè)主極點(diǎn)，是決定運(yùn)放單位增益帶寬和相位裕度的關(guān)鍵。不合理的極點(diǎn)分布會(huì)導(dǎo)致電路不穩(wěn)定，產(chǎn)生振蕩。
- 噪聲性能：在射頻接收鏈路等應(yīng)用中，中間級(jí)晶體管產(chǎn)生的噪聲會(huì)直接影響系統(tǒng)的噪聲系數(shù)，需謹(jǐn)慎選擇器件尺寸和偏置點(diǎn)。
- 線性度與擺幅：中間級(jí)需要為輸出級(jí)提供足夠線性且幅度合適的驅(qū)動(dòng)信號(hào)，特別是在處理大信號(hào)時(shí)，其自身的線性度也至關(guān)重要。
- 隔離作用：良好的中間級(jí)應(yīng)能有效隔離輸入級(jí)與輸出級(jí)之間的相互影響，例如防止輸出級(jí)的負(fù)載變化直接反映到高增益的輸入級(jí)。
二、 常見中間級(jí)電路架構(gòu)及其在RF設(shè)計(jì)中的變體
- 共源放大級(jí)（CS Stage）：這是最經(jīng)典、最常用的中間級(jí)結(jié)構(gòu)。采用一個(gè)共源NMOS或PMOS晶體管實(shí)現(xiàn)高電壓增益。其設(shè)計(jì)核心在于負(fù)載的選擇——可以是電阻、二極管連接的MOS管（提供非線性但穩(wěn)定的負(fù)載），或是電流源負(fù)載（提供高增益但擺幅受限）。在RF設(shè)計(jì)中，常會(huì)結(jié)合電感峰化（Inductive Peaking）技術(shù)來擴(kuò)展帶寬。
- 共源共柵級(jí)（Cascode Stage）：為了增強(qiáng)增益、提高輸出阻抗并改善頻率響應(yīng)（如減少米勒效應(yīng)），共源共柵結(jié)構(gòu)被廣泛采用。折疊式共源共柵（Folded Cascode）作為輸入級(jí)雖更常見，但其變體也可用于中間級(jí)，以提供更好的電源抑制比和輸入輸出擺幅特性。在RF領(lǐng)域，其優(yōu)越的隔離性能備受青睞。
- 推挽式或Class-AB中間級(jí)：當(dāng)需要驅(qū)動(dòng)大電容負(fù)載（如下一級(jí)的柵電容）或要求高轉(zhuǎn)換速率（Slew Rate）時(shí)，采用推挽結(jié)構(gòu)的中間級(jí)能提供強(qiáng)大的電流輸出能力，這對高速RF數(shù)據(jù)轉(zhuǎn)換器或驅(qū)動(dòng)器中的運(yùn)放尤為重要。
三、 EETOP論壇熱點(diǎn)討論與設(shè)計(jì)權(quán)衡
瀏覽EETOP等工程師社區(qū)，關(guān)于此話題的討論常圍繞以下幾個(gè)實(shí)際設(shè)計(jì)中的矛盾與權(quán)衡展開：
- 增益 vs. 帶寬 vs. 功耗（GBW-Power Trade-off）：如何在不顯著增加功耗的前提下，通過優(yōu)化中間級(jí)晶體管的跨導(dǎo)（gm）和負(fù)載，實(shí)現(xiàn)增益帶寬積的最大化？
- 補(bǔ)償技術(shù)：兩級(jí)運(yùn)放必須進(jìn)行頻率補(bǔ)償以確保穩(wěn)定性。除了傳統(tǒng)的密勒補(bǔ)償（在中間級(jí)與輸出級(jí)之間跨接補(bǔ)償電容），針對RF高速應(yīng)用，如何運(yùn)用多路徑前饋零點(diǎn)消除、阻尼因子控制等高級(jí)補(bǔ)償技術(shù)？這些是論壇中的技術(shù)精華帖常涉及的內(nèi)容。
- 工藝角與PVT變化：在納米級(jí)CMOS工藝下，工藝、電壓、溫度的變化對中間級(jí)偏置點(diǎn)和性能影響巨大。討論常聚焦于如何設(shè)計(jì)魯棒的偏置電路，以及使用共模反饋等技術(shù)來穩(wěn)定工作點(diǎn)。
- 仿真與版圖實(shí)踐：中間級(jí)的性能極易受寄生參數(shù)影響。論壇中大量經(jīng)驗(yàn)分享涉及如何準(zhǔn)確進(jìn)行SPICE仿真（包括穩(wěn)定性、噪聲、瞬態(tài)分析），以及在版圖設(shè)計(jì)時(shí)如何匹配器件、減少寄生電容/電阻、進(jìn)行有效的屏蔽和隔離，以確保電路實(shí)際性能與設(shè)計(jì)預(yù)期一致。
四、
兩級(jí)運(yùn)放的中間級(jí)遠(yuǎn)非一個(gè)簡單的放大單元。在模擬RF IC的苛刻指標(biāo)要求下，其設(shè)計(jì)是一個(gè)多維度的優(yōu)化過程，需要在增益、帶寬、噪聲、線性度、功耗和穩(wěn)定性之間取得精妙平衡。借鑒EETOP等平臺(tái)上全球工程師的集體智慧與經(jīng)驗(yàn)分享，深入理解經(jīng)典架構(gòu)的原理，并結(jié)合先進(jìn)補(bǔ)償技術(shù)和魯棒性設(shè)計(jì)方法，是成功設(shè)計(jì)出適用于現(xiàn)代通信、雷達(dá)、傳感等系統(tǒng)的高性能模擬射頻集成電路的關(guān)鍵。持續(xù)關(guān)注業(yè)界討論，實(shí)踐與理論相結(jié)合，方能不斷攻克中間級(jí)乃至整個(gè)運(yùn)放設(shè)計(jì)的挑戰(zhàn)。
